USB規格の変遷とType-Cの電力・通信設計

22 September 2023

Update: 1 December 2025

現代のコンピューティング環境において、I/Oインターフェースのボトルネックは解消されつつありますが、その代償として「規格の複雑化」という新たな技術的負債が発生しています。かつてシリアルポート（RS-232C）やパラレルポート（IEEE 1284）、PS/2などが乱立していた物理的な断片化は、USB（Universal Serial Bus）の登場によって解消されました。しかし、現在は物理形状がType-Cに統一された一方で、内部の転送プロトコル（USB 3.x, USB4, Thunderbolt, DP Alt Mode）や給電能力（PD 3.1, SPR, EPR）の組み合わせが指数関数的に増加し、エンジニアやエンドユーザーにとって「ケーブル一本の挙動」を予測することが困難な状況を生んでいます。本稿では、USB規格の進化を単なる速度向上の歴史としてではなく、物理層の設計思想、プロトコルカプセル化のアーキテクチャ、そして電力制御ロジックの観点から分析します。

1. 物理層の変遷：コネクタ設計と信号品質

USBの進化において最も可視的な変化はコネクタ形状ですが、エンジニアリングの観点で重要なのは「信号の整合性（Signal Integrity）」と「ピンアサインの効率化」です。初期のType-A/Bコネクタは、ホストとデバイスの役割を物理的に固定する設計でしたが、これはデータレーンの物理的制約とOn-The-Go（OTG）の複雑性を招きました。

Type-Cによる物理層の再定義

Type-Cコネクタの導入は、単なるリバーシブル形状の採用以上の意味を持ちます。24ピン（実際の接点はこれより少ない場合がありますが）の高密度設計により、以下の技術的要件を満たしています。

Tx/Rxの分離と多重化: USB 3.0以降のDual-Simplex通信（全二重通信）をサポートするため、独立した送信（Tx）および受信（Rx）レーンを2対（合計4レーン）配置しています。
CC（Configuration Channel）ピン: 従来のVBUSによる単純な給電検知から脱却し、CCピンを用いたデジタル通信（BMC符号化）により、ホスト/デバイスの役割決定、給電能力のネゴシエーション、Alt Modeへの切り替え制御を行います。
SBU（Sideband Use）ピン: 通常のUSB通信には使用されず、Alternate Mode（DisplayPortのAUXチャンネルなど）において低速な制御信号を流すために予約されています。

Architecture Note: Type-Cのレセプタクル側は点対称に配置されていますが、ケーブル内の配線は必ずしも全結線されているわけではありません。USB 2.0専用のType-Cケーブル（D+/D-のみ結線）を使用した場合、高速なSuperSpeedレーンが存在しないため、物理的にUSB 3.x以上の通信は不可能です。これが「形は合うが速度が出ない」主要因です。

2. プロトコルスタックの進化とエンコーディング

転送速度の向上は、クロック周波数の上昇だけでなく、エンコーディング方式の効率化によって達成されてきました。物理層の帯域幅を最大限に活用するためのロジックの変化を追います。

エンコーディング効率の改善

USB 2.0まではNRZI（Non-Return-to-Zero Inverted）を使用していましたが、USB 3.0（5Gbps）では8b/10bエンコーディングが採用されました。これは10ビットの送信データの中に8ビットの実データを含める方式で、20%のオーバーヘッドが発生します。

USB 3.1 Gen 2（10Gbps）およびUSB 3.2では、より高効率な128b/132bエンコーディングに移行しました。これにより、オーバーヘッドは約3%まで圧縮され、実効スループットが大幅に向上しています。USB4においては、Thunderbolt 3の技術仕様がベースとなり、パケットのトンネリング（Tunneling）が主軸となります。

USB Descriptorによるデバイス認識

OSカーネルは、USBデバイスが接続された際、一連のDescriptorを読み取ってドライバをロードします。以下は、LinuxカーネルにおけるUSBデバイスディスクリプタの構造体の定義例です。ここでbcdUSBフィールドがプロトコルバージョンを示します。


/* Linux Kernel Source: include/uapi/linux/usb/ch9.h */

struct usb_device_descriptor {
    __u8  bLength;
    __u8  bDescriptorType;

    __le16 bcdUSB;        /* USB Specification Release Number */
    __u8  bDeviceClass;
    __u8  bDeviceSubClass;
    __u8  bDeviceProtocol;
    __u8  bMaxPacketSize0;
    __le16 idVendor;
    __le16 idProduct;
    __le16 bcdDevice;
    __u8  iManufacturer;
    __u8  iProduct;
    __u8  iSerialNumber;
    __u8  bNumConfigurations;
} __attribute__ ((packed));

/* 
 * bcdUSBの値によってホストコントローラは
 * 0x0200 (USB 2.0), 0x0300 (USB 3.0), 
 * 0x0310 (USB 3.1) などを識別し、
 * 適切なスケジューリングを行います。
 */

Warning: USB4環境下では、PCIeやDisplayPortの信号がUSBパケット内にカプセル化（トンネリング）されます。従来のUSBアナライザでは物理層の信号を直接デコードすることが極めて困難になっており、デバッグには専用のプロトコルアナライザが必要です。

3. 電力供給（Power Delivery）のアーキテクチャ

USB PD（Power Delivery）は、データラインとは独立した電力制御を実現しました。これは、VBUSピンの電圧を5Vから最大48V（PD 3.1 EPRの場合）まで昇圧させるため、厳密なネゴシエーションが必要です。

CCピンによるBMC通信

PDの通信はデータ線（D+/D-やTx/Rx）を使わず、CCライン上でBMC（Biphase Mark Coding）を用いて行われます。ホスト（Source）とデバイス（Sink）は、接続直後に以下のプロセスを経て電圧・電流を決定します。

Source Capabilities送信: ホストが供給可能なPDO（Power Data Object）リストを送信。
Request送信: デバイスが必要なPDOを選択して要求。
Accept/Reject: ホストが要求を承認または拒否。
PS_RDY送信: 電圧変更完了後、ホストが準備完了を通知。

E-Markerの役割

高出力（3Aを超える電流、またはUSB 3.x以上の高速通信）に対応するケーブルには、E-Markerと呼ばれるチップが内蔵されています。Source機器は、VBUS電圧を上げる前にまずケーブルのE-Markerと通信し、「このケーブルが指定の電圧・電流に耐えられるか」を確認します。もしE-Markerからの応答がない、あるいは能力不足と判断された場合、システムは安全のために最低限の電力（通常は5V/0.5A〜3A）に制限します。

規格	最大電力	最大電圧/電流	ケーブル要件
USB 2.0 / 3.0 (Default)	2.5W / 4.5W	5V / 0.5A or 0.9A	標準
USB BC 1.2	7.5W	5V / 1.5A	標準
USB PD 3.0 (SPR)	100W	20V / 5A	E-Marker必須 (3A超)
USB PD 3.1 (EPR)	240W	48V / 5A	EPR専用ケーブル (E-Marker必須)

4. Alternate Modeとマルチプレクサの制御

USB Type-Cの強力な機能の一つがAlternate Mode（Alt Mode）です。これは、USBの物理レーンの一部または全部を、他のプロトコル（DisplayPort, HDMI, Thunderboltなど）に動的に割り当てる機能です。

例えば、DisplayPort Alt Modeを使用する場合、USB 3.xの高速レーン（SuperSpeed Lanes）の2レーンまたは4レーンを映像信号用に転用します。この際、デバイス内部のマルチプレクサ（MUX）スイッチが物理的な結線を切り替えます。4レーンすべてを映像に割り当てた場合、USB通信はUSB 2.0（D+/D-ピン使用）に低下します。これは、4K/60Hzの映像出力を行いながらUSB 3.0のHDD速度が出ないという、よくあるトラブルの原因となります。

Design Trade-off: Alt Modeを実装するには、高度なクロスバースイッチやリタイマー（信号整形器）が必要です。安価なUSBハブでは、このリタイマー品質が低いために信号減衰が起き、モニターが断続的にブラックアウトする現象が発生します。

5. USB4と今後の展望

USB4は、Thunderbolt 3プロトコルを標準に取り込み、PCIeトンネリングを必須機能としました。これにより、外部GPU（eGPU）のような広帯域を必要とするデバイスが、Intelプラットフォーム以外でも利用可能になります。USB4 Version 2.0では、PAM3（Pulse Amplitude Modulation with 3 levels）変調技術を導入し、最大80Gbps（非対称転送で120Gbps）を実現しようとしています。

開発者としては、USBコントローラファームウェアがますます複雑化することを認識する必要があります。単なるデータのパイプラインではなく、電力、映像、PCIe、レガシーUSBを調停する「インテリジェントなスイッチングハブ」としてUSBポートを捉える必要があります。

結論: 複雑性と利便性のトレードオフ

USB規格の進化は、「ユーザーにはシンプルに見せる（Type-C一本挿すだけ）」ために、「内部実装の複雑性を極限まで高める」という方向で進んでいます。レガシーポートの排除には成功しましたが、ケーブルのE-Marker検証、PDネゴシエーションのデバッグ、Alt Modeの排他制御など、エンジニアが考慮すべき検証項目は増大しています。システム設計においては、仕様書上の最大スペックだけでなく、実際のケーブル品質や接続機器のPDコントローラの挙動を含めた包括的な互換性テストが不可欠です。

E-Marker ja Thunderbolt Type-C USB PD USB4 プロトコル設計物理層